AUG 1990

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE


(11) 2-205065 (A) (43) 14.8.1990 (19) JP

(21) Appl. No. 64-24232 (22) 2.2.1989 (71) MATSUSHITA ELECTRON CORP (72) AKIO NAKAMURA

(51) Int. Cl<sup>5</sup>. H01L27/04,H01L21/90

PURPOSE: To obtain the resistance of a polycrystalline silicon resistor with high reproducibility by a method wherein a second metal wirings provided on a third insulating film formed on a first metal wiring are directly brought into contact with the surface of the polycrystalline silicon resistor to use the second metal wirings as the integrated circuit internal connection wirings of the polycrystalline silicon resistor.

CONSTITUTION: After a first insulating film 2 is formed on a silicon substrate 1, a polycrystalline silicon resistor 3 doped with P-type impurity is formed. After a second insulating film 4 is formed, a first metal wiring 5 is formed. After a thermal treatment is applied to obtain an ohmic contact with the foundation, a third insulating film 6 is formed by a plasma CVD method. Then organic solvent containing Si is applied to the surface of the insulating film 6 to form a spin-on-glass layer. After that, a thermal treatment is applied for leveling, apertures 7 are drilled, second metal wirings 8 are formed and, after a protective film is formed, a thermal treatment is applied to remove plasma application damages produced by plasma dry etching.



THIS PAGE BLANK (USPTO)

⑩Int. Cl. 多级系统实验实識別配号。然《庁内整理番号

7514-5F

願 平1-24232

❷出 願 平1(1989)2月2日

《@発》明《者》《中文村》《家文》》。男子《大阪府門真市大字門真1006番地》松下電子工業株式会社內

⑪出。願《人主》松下電子工業株式会社》。大阪府門真市大字門真1006番地

理 人 弁理士 栗野 重孝 外1名

1、発明の名称

半導体集積回路装置

第1絶緑膜上に配設されたポリシリコン抵抗体 と、前記第1絶縁膜および前記ポリシリコン抵抗 体を覆って被着された第2絶縁膜と、前記第2絶 緑膜上に配設された第1金属配線と、前記第1金 展配線および前記第2絶縁膜を覆って被着された 第3絶縁膜と、前記ポリシリコン抵抗体の直上の 前記第3絶縁膜上に配設された第2金属配線とを 有し、前記第2金属配線が、前記第2絶縁膜およ び前記第3絶縁膜を貫通する開鋼部を介して、前 記ポリシリコン抵抗体の表面に接続されてなる半 導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、シリコン芸板上に配設された抵抗値 のばらつきが小さい、ポリシリコン抵抗体を有す る半導体集積回路装置に関するものである。

従来の技術

近年、高速化する半導体集積回路装置にあって は、寄生容量が小さいポリシリコン抵抗がよく使 用される。

以下に従来の半導体集務回路装置について説明 する。第2図は、従来の半導体集積回路装置の断 面構造図を示すものである。第2図において、1 はシリコン基板、2は第1絶縁膜、3はポリシリ コン抵抗体、4は第2絶縁膜、5は第1金属配 線、6は第3絶縁膜、8は第2金属配線、9は接 統部、10は合金層である。

以上のように構成された半導体集積回路におい て、ポリシリコン抵抗体3の接続部9では、第1 金属配線5がポリシリコン抵抗体3と直接接続さ れている。

発明が解決しようとする課題

しかしながら、上記の従来の構成では、第1金 **瓜配線 5 を集積回路内部接続配線としているた** め、第2金属配線5と下地とのオーミック接触を 得るための約400℃で15分程度の熱処理およ

び第3絶縁機合、 4 5 0 0 ℃で 3 0 分でで 4 5 0 のでで 4 5 0 のでで 4 5 0 のでで 5 2 とのが 5 3 0 %で 5 0 %に 5 2 との 6 2 に 5 2 2 4 m 程度 5 2 との 6 2 に 5 2 2 4 m 程度 5 2 2 4 m 程度 5 2 2 2 4 m 程度 5 2 2 4 m 程度 5 2 2 4 5 2 3 0 %に 5 2 2 4 5 3 0 %に 5 2 2 4 5 3 0 %に 5 2 2 4 5 3 0 %に 5 2 3 0 %に 5 0 %に 5 2 5 0 %に

本発明は、上記従来の課題を解決するもので、ポリシリコン抵抗体の抵抗値を再現性よく得られる半導体集積回路装置を提供することを目的とする。

課題を解決するための手段

この目的を達成するために本発明の半導体集積

— 3 —

積回路装置の断面構造図を示すものである。第1 図において、シリコン基板1上に第1絶線膜2、 例えばシリコン酸化膜を 0.5μmの厚さで形成 した後x P型にドープしたポリシリコン抵抗体3 を形成する。その後、第2絶縁膜4を、例えばシ リコン酸化膜を 0.1μmの厚さで形成した後、 第1金属配線5として、Siを1%含むアルミニ ウムを厚み1μm形成する。その後、下地とのオ ーミック接触を得る熱処理として、例えば380 ℃15分の熱処理を施した後、第3絶縁膜6とし て、例えばシリコン酸化膜をプラズマCVD法に より約0.5 µm形成した上部に、Siを含んだ 有機溶剤を塗布し、スピンオンガラスを形成す る。その後、400~500℃で30分程度の平 坦化熱処理を施し、開講部7を開口し、第2金属 配線8を形成し、保護膜形成後にプラズマドライ エッチングのプラズマ照射ダメージを除去する4 00~450℃で15分程度の熱処理を施す。

以上のように構成された半導体集積回路において、ポリシリコン抵抗体の接続部9には、第1金

回路装置は、第1金属配線上に被着した第3絶縁膜上に配設する第2金属配線が、ポリシリコン抵抗体の表面に直接接続した構成を有し、第2金属配線をポリシリコン抵抗体の集積回路内部接続配線としている。

作用

この構成によって、接続部ではポリシリコン抵抗体の表面と第2金属配線が直接接触する。この接続が直接接触する。と第1金属配線のオーミック接触用の熱処理および第3絶縁膜の平坦化熱処理を受けないのの無が、過剰な合金層をおさえ、従って接続部コンをのの抵抗値のはらっつきを低減することができる。

実施例

以下本発明の一実施例について図面を参照しながら説明する。

第1図は、本発明の一実施例における半導体集

- 4 -

発明の効果

以上のように、本発明によれば、第1金属配線 上に被着した第3絶縁膜上に配設する第2金属配線が、ポリシリコン抵抗体の表面に直接接続した 構成により、第2金属配線とポリシリコン抵抗体


との接触部では第1金属配線のオーミック接触用 の熱処理および第3絶縁膜の平坦化熱処理を受け ないので、過剰な合金層をおさえ、従って接統部 からの合金層のしみ出しを制御でき、ポリシリコ ン抵抗体の抵抗値のはらつきを低減でき、抵抗値 の再現性のよい優れた半導体集積回路装置を実現 できる.


## 4、図面の簡単な説明

第1図は、本発明の一実施例半導体集積回路装 置の断面構造図、第2図は、従来の半導体集積回 路装置の断面構造図である。

2 … … 第 1 絶縁膜、 3 … … ポリシリコン抵抗体 4 … … 第 2 絶 緑 膜 、 5 … … 第 1 金 属 配 線 、 6 … … 第3 艳緑膜、7 … … 開口部、8 … … 第2 金属配

代理人の氏名 弁理士 栗野重孝 ほか1名





THIS PAGE BLANK (USPTO)